”数字IC 手撕代码 面试“ 的搜索结果

     在设计系统时，会包含工作在不同时钟频率下的元件，例如处理器和外设。数据在这些元件之间传输时先进先出（FIFO first in first out）阵列起到了重要作用。FIFO是用于对在通信总线上传输的数据进行排列的简单存储...

     题目:设计一个序列发生器，它能产生如下序列： 010110111011110111110111111… 思路：设计两个状态S0,S1，以及两个计数器count和state_count， S0状态只持续一个周期，S1状态当且仅当state...代码 module sequence_gen

     问题描述:给定32个32bit的数，求出这32个数中的最大值以及次大值。 相似问题:给定32个数，求最大值。 首先，相似问题的解法相信大家都比较熟悉，有两种，第一种就是挨个比较，第1个和第二个比较得到最大值max,下一个...

     以上是泰凌微公司的笔试真题，手撕一个代码，题目描述如下：假设每个clock cycle输入是一个3-bit数据信号，现在需要按次序整形成5-bit数据信号输出，并给出valid信号。其中LSB First，请用Verilog/VHDL给出代码。该...

     再简单来说，让你手撕一个四分频电路，就是写代码生成一个周期是原来四倍的时钟，如果手撕一个三分频电路，就是写代码生成一个周期是原来三倍的时钟。如上图所示，就是一个四分频电路的波形，四分频后，新的clk_out...

     现有一时钟周期为20ns的时钟，他们的关系如下图所示，请写出计算该脉冲个数的verilog代码。ps：如果有人有更好的方案相邻1ns的两个5ns pulse都能检测到的话，可以在评论区讲解自己的方法。约束：这种方法使用的前提...

     题目 输入一个序列(每周期输入一个比特，高位先输入)，判断当前接收到的bit所组成的无符号整数是否为3的倍数。例如 1：输出为0 10：输出为0 100：输出为0 1001：输出为1（模3为0） 方法 设当前接收到的比特所组成的...

     这个不要背表达式，如果背表达式，正式手撕代码的时候很容易忘记，然后写错（虽然全加器很简单。）我们推导一下表达式。全加器的门电路就不画了，原理和半加器是一致的，信号有点多容易弄混，所以画的时候细心一点，...

     再简单来说，让你手撕一个四分频电路，就是写代码生成一个周期是原来四倍的时钟，如果手撕一个三分频电路，就是写代码生成一个周期是原来三倍的时钟。如上图所示，就是一个四分频电路的波形，四分频后，新的clk_out...

     在某个群看到某个大佬，面试海康数字IC实习的时候让手撕代码。现在也把这个题目复现一下。 题目正常情况下数据包由起始码（16bit）、数据段（n bytes n < 256 ）、结束码（16bit）三部分组成。起始码为0xFF00、...

     串转并的使用环境非常多，在接口处用到最多，在某些模块的输入仅允许串行输入时，而总线上的数时并行的，那就需要通过串并转换，把并行的数据转换成串行的数据，包括在输出的时候，需要把串行的数据转换成并行的数据...

     题目 题目很简单，就是写一个10110序列发生器。 有两种方法，第一种就是通过循环移位的方式，来产生相应的序列，另一种方法则是通过状态机来实现。 方法一:循环移位 `timescale 1ns / 1ps /////////////////////////...

     问题：输入一个16bit的数，现在要求它除以3得到的商和余数？如何优化？ 看到这个题目，第一个想到的方法就是最传统的减3，商加1，判断余数，然后一直减、一直加，直到最后的余数小于3，这个方法最蠢最直观。...

     问题 给定8bit无符号整数a,b,求a除以b(b不为0)的商q和余数r。 方法 第一种能够想到的方法，就是a一直减去b，一直减到差小于b为止，此时，这个最终的差即为余数，而减去b的次数即为商。然而，这个方法在商比较大的...

     PWM可以实现波形周期和占空比的可调，有着广泛的应用。 下面是实现的具体思路:设计一个计数器，该计数器从0开始计数，一直计数到pwm_cnt-1后，又...代码 module pwm( input logic clk, input logic rst, input logic

     之前在群里看到别人说这样一个题目：在一串8bit数据流中，求去掉最大数据和最小数据的和。 module add_data( input clk, input rst_n, input [7:0] din, input din_vld, output reg [7:0] max_data, ...

     奇偶校验 奇偶校验，意思是判断一个向量的若干比特中，1的个数是奇数个还是偶数个，所谓奇校验，是指加上校验位后，使得整个数据中1的个数为奇数个，而偶数校验是指加上校验位之后，整个数据中1的个数为偶数个。...

10  
9  
8  
7  
6  
5  
4  
3  
2  
1  

推荐文章